A Universidade Politécnica de Hong Kong (PolyU) anunciou um avanço na tecnologia de transistores que pode redefinir o futuro da microeletrônica. Uma equipe de pesquisa liderada pelo Prof. Jianhua HAO, Chefe do Departamento de Física e Materiais e Professor Titular de Física de Materiais e Dispositivos, desenvolveu um novo transistor de efeito de campo de tunelamento (TFET) usando nanomateriais 2D. A inovação supera o 'limite de Boltzmann', uma barreira física que há muito tempo limita a eficiência energética dos transistores tradicionais.
Os transistores convencionais dependem da emissão termiônica, que requer uma tensão mínima de porta de 60 milivolts (mV). Essa limitação, conhecida como limite de Boltzmann, torna impossíveis valores de inclinação sublimiar (SS) abaixo de 60 mV por década à temperatura ambiente, restringindo assim o progresso em eletrônicos de alto desempenho. A equipe liderada pela PolyU, em colaboração com a Universidade Nacional de Singapura, a Universidade de Ciência e Tecnologia de Hong Kong, a Universidade de Pequim e a Universidade de Design e Tecnologia de Singapura, projetou um TFET que adota tunelamento quântico para contornar essa barreira.
O Prof. Hao afirmou: "Ao adotar o tunelamento quântico, nosso TFET rompe essa barreira, abrindo caminho para circuitos integrados de ultrabaixo consumo e alto desempenho, essenciais para chips de IA emergentes e aplicações avançadas de semicondutores." Os resultados da pesquisa foram publicados na prestigiosa revista científica Science.
A equipe criou uma heteroestrutura ultrafina de camadas alternadas de bismuto 2D e seleneto de índio usando deposição por laser pulsado. Ao controlar precisamente a estrutura das camadas, o bismuto, normalmente semimetálico, transforma-se em um semicondutor em sua forma 2D, permitindo que os portadores de carga atravessem eficientemente para o seleneto de índio através de tunelamento quântico. O TFET resultante alcançou valores de SS bem abaixo do limite de 60 mV por década, operando à temperatura ambiente em substratos de silício. O dispositivo exigiu uma faixa de tensão de porta de apenas 160 mV, em comparação com os 800 mV originalmente necessários, uma redução de cinco vezes na tensão.
Esse avanço resolve um desafio de longa data em TFETs experimentais: entregar uma alta corrente de saída juntamente com uma relação de corrente ON/OFF excepcionalmente alta. Essa combinação é crítica para acionar múltiplas portas lógicas downstream e reduzir o atraso do circuito, tornando a tecnologia viável para circuitos integrados práticos.
As implicações são significativas para a indústria de semicondutores e além. À medida que a demanda por computação energeticamente eficiente cresce, especialmente com o aumento da inteligência artificial (IA) e do aprendizado de máquina, a necessidade de transistores que consumam menos energia enquanto oferecem maior desempenho é primordial. Essa tecnologia TFET pode levar a chips de IA mais eficientes, maior vida útil da bateria em dispositivos portáteis e redução do consumo de energia em data centers. Ela também oferece um caminho para continuar reduzindo o tamanho dos transistores, abordando a desaceleração da Lei de Moore.
A colaboração entre a PolyU e outras instituições líderes destaca o esforço global para ultrapassar os limites da tecnologia de semicondutores. Com esse avanço, a equipe forneceu uma base para futuras inovações em eletrônicos de ultrabaixo consumo, potencialmente transformando indústrias que dependem de computação de alto desempenho.
